采用DDS技术的RFID阅读器的本振设计
作者：施晨骏，沈海根，钮佳隽
发布日期：2008-11-24
摘 要： 介绍了射频识别系统以及其中本振" title="本振">本振部分的作用。在分析了DDS(直接数字频率合成" title="频率合成">频率合成)原理和特点的基础上，对于超高频RFID系统的射频本振部分提出了设计方案。选用的芯片为ADF4360-3和AD9832，实验证明达到了预期效果。
关键词： 直接数字频率合成；射频识别；锁相环；本地振荡器
射频识别技术RFID(Radio Frequency Identification)是一种非接触式的自动ID识别技术，通过射频信号对某个目标的ID识别得到个体信息并获取相关数据。作为一种新型的信息采集技术，它快速、实时、准确、安全，而且应用范围覆盖生产、零售、物流、交通等各个行业，已经被世界公认为本世纪十大重要技术之一。本文针对超高频RFID系统的射频本振部分提出了自己的设计方案。
1 RFID系统
典型的RFID系统包括三个部分：电子标签（Tag）、阅读器（Reader）和数据处理子系统，图1为无源RFID系统结构图。无源RFID系统的标签没有电池，不像有源RFID系统的标签由电源提供能量。虽然无源RFID系统读写距离比有源RFID系统要近，但由于其应答器具有结构简单、成本低、寿命长等优点，近年来发展较快。
当电子标签进入阅读器的电磁场范围后，会被激活，与阅读器进行无线射频方式的非接触式双向数据通信，阅读器将数据传到数据处理子系统，处理完以后发给标签。在整个射频模块中，本地振荡器LO（Local Oscillistor）是重要的部分，也是本文所要讨论的重点。它需要完成两部分工作：一是将接收到的射频信号精确地下变频到放大器的设计输入频率；二是携带信息与指令的中频信号上变频到天线的发射频率以发送到标签，可以说LO的好坏将直接影响整个系统的性能。LO的频率由RFID系统的频率决定，目前应用比较广泛的是在13.56MHz左右的HF频段RFID，但基于超长的读写距离与高速的数据读取速度是HF频段RFID无法比拟的，所以UHF频段的RFID有着更好的前景。根据我国在2007年4月份发布的800/900MHz频段RFID技术应用" title="技术应用">技术应用(试行)规定，具体的可用频段为840MHz～845MHz和920MHz～925MHz、中心频率fc（MHz）＝840.125+N×0.25及fc(MHz)＝920.125+M×0.25)、信道带宽为250kHz以及第一邻道功率泄漏比40dB。
2 DDS技术
DDS(Direct Digital frequency Synthesis)——直接数字频率合成技术，是一种新兴的频率合成技术。它完全摆脱了传统的频率合成技术的思路，不是通过对频率的加、减、乘、除运算实现，而是通过对相位的运算进行频率合成的。它的主要理论依据是时域抽样定理，即Nyquist定理：对于任意一个频带小于f/2的连续信号s(t)，如果以T=1/f的间隔对它进行等间隔地抽样，则所得到的离散抽样值包含着连续信号s(t)的全部信息，通过这些抽样值可以恢复s(t)。
如果余弦信号：
则其相位可以认为是时间的线性函数：
所以要得到频率信号，只需得到相位信号。信号的频率可以由相位函数的斜率得到。当对余弦信号进行采样且采样周期为Tc时，可得到离散的波形序列：
f(n)=cos(2πf0nTc) (n=0，1，2…)
以及离散的相位序列为：
其中
是连续两次采样之间的相位增量。
因此，通过控制增量就可控制输出信号的频率。如果把整个周期的相位2π分割为M等份，每一份为可选择的最小相位增量σ。如果每次的相位累加增量取σ，此时相位增长的斜率最小，得到最低输出频率" title="输出频率">输出频率：
若相位增量选择为σ的K倍，则输出频率也就是最低 输出频率的K倍。在一定的采样时钟频率" title="时钟频率">时钟频率下，K决定了输出合成信号的频率，故K也称为频率控制字。K越大，每个时钟周期抽样跨越的相位量越大，DDS合成信号的频率越高。改变K，即改变了每次累加的相位增量，也就改变了DDS信号的输出频率。图2为DDS合成频率过程。
3 仿真与测试 
根据采样定理，输出频率的最大值为时钟频率的一半，而为了得到理想的输出波形，实际应用中一般取到时钟频率的40％左右。目前一般DDS芯片的最大时钟频率约为2GHz，无法输出800MHz以上的频率，所以在设计UHF频段的LO时舍弃单纯的DDS，而是将DDS作为低频参考源激励PLL的混合合成频率技术(见图3)。这不仅很方便地解决了频段覆盖的问题，而且利用PLL在频率合成上的优势，提高了设计方案在频谱纯度、精度以及噪声性能上的指标。这种方案的缺点是频率转换时间比较长，但在作为RFID阅读器应用时，往往是工作在单频或者双频模式下，对于转换时间的要求不是很高。
由于DDS设计输出频率大概在1MHz左右，所以选用性价比比较高的AD9832芯片。它的时钟频率为25MHz，最高可以输出10MHz，精度最高可达10MHz/232=0.002328Hz，完全能满足系统的要求。当输出为1MHz时，理论信噪比可以达到50dB。
PLL部分选择了ADI公司的ADF4360-3频率合成芯片。它有一个2-分选择项，能得到1600MHz～1950MHz以及800MHz～975MHz的输出频率，正好符合设计的要求，而且内部集成了VCO，只需很少的外围电路就可以工作了。当正常工作时，芯片由内部三个计数器A(0～31)、B（3～8191）和R（1～16383）控制，以实现锁频的功能。
fOUT=(P×B+A)×fREF/R
其中：P是预置分频数，ADF4360-3支持8/9、16/17、32/33三种模式供不同频段使用。而DDS的输出与R寄存器决定了步长的大小，根据前文提到的技术应用(试行）规定，这个步长必须小于等于125kHz。利用ADS软件，搭建锁相环的模块图(见图4)，其中中心频率为840.125MHz，步长为125kHz。对VCO的输出频率和相位噪声进行了仿真，结果见图5与图6。
从以上的仿真结果可以看出，这个PLL的性能完全能够达到所规定的要求。今后要做进一步的完善，争取在频带以及精度上能有新的突破。加工制板后对电路进行了实验测量，实验结果表示在第一邻道的泄漏功率比大约为54dB，远远优于规定的40dB。
本文采用一种DDS和PLL的混合技术，为UHF的RFID系统设计了一个本振方案。实验结果表明，达到了国家试行规定的指标。而DDS技术的优势也可从中体现出来，相信在频率合成方面，DDS会有更广泛的应用。
参考资料
[1] 陈邦媛.射频通信电路[M].北京：科学出版社，2003.
[2] 陈世伟.锁相环路原理及应用.北京：兵器工业出版社， 1990.6.
[3] 张厥盛，郑继禹．锁相技术.西安：西安电子科技大学出版社，1994.
[4] 魏福立.直接数字合成技术及应用[J].电子技术应用， 1993，(4)：25-29.
[5] 许慧波，张厥盛.直接数字式频率合成DDS综述[J].电子科技杂志，1992，(4)：1-7.
[6] Cicero S.Vaucher.An adaptive PLL tuning system architecture combining high spectral purity and fast settling time. IEEE J.Solid-State circuits，2000，(4).