设计应用

一种应用于LDO的宽范围稳压电路

0 引言

    在以往的LDO设计中[1-3],运放的偏置电路通常采用威尔逊(Wilson)电流镜或者共源共栅电流镜的结构,运放的电源直接由外部输入电源来提供,如图1所示。

wdz3-t1.gif

    图1所示的运放偏置是在Wilson电流镜的基础上,利用了自举偏置技术提供一个对电源不敏感的电流,如图1虚线框电路所示。

    自偏置电流镜的输出电流可用式(1)来确定:

wdz3-gs1.gif

    自偏置Wilson电流镜的PSR可用小信号模型求解[4],可表示为:

     wdz3-gs2.gif

    一般情况下,输出电流的PSR可以达到160 dB以上,所以Ib基本不随电源电压而变化。但是这种电路的缺点是采用外部输入电源作为运放的供电电源。为了获得更高的性能、更低的功耗,在摩尔定律的驱动下,晶体管的特征逐渐减小。当晶体管尺寸为0.18 μm时,VGS、VGD、VSB、VDB等能承受的电压分别只有1.8 V。然而在混合信号系统中,为了满足不同模块的正常工作,电源电压不能太低,因为一些模拟模块可能需要较大的电源电压,比如传感器前端信号处理电路。因此电路设计者在设计LDO以及DC-DC稳压器中的运放时需要在高输入电源电压和晶体管尺寸之间做出权衡。为了解决这个矛盾,本文设计一个稳压电路,将外部电源电压转换为一个稳定在1.8 V左右的电源作为LDO核心模块的电源,使得LDO核心电路可以使用0.18 μm的小尺寸MOS管,显著降低芯片面积。该电路利用改进的Wilson自偏置电路以及电流负反馈技术来实现,如图2所示。

wdz3-t2.gif

    本文设计的稳压电路可以将3.5~6 V的外部输入的高电源电压转换为1.8 V左右的电源电压。这个稳压电路给LDO核心电路模块的设计带来了一定的便利。比如在设计LDO中的误差放大器或带隙基准的运放时,由于该稳压电路给运放提供的电源和偏置基本不受外部电源变化的影响,运放只需要在电源电压为1.8 V时满足设计指标就可以,同时可以降低对运放电源抑制比的要求。

1 稳压电路的工作原理

    本文提出的稳压电路可用图3所示的电路来简化分析,其中Ib由改进的Wilson自偏置电流镜产生。Ifb是通过电流负反馈来产生一个稳定的电流。

wdz3-t3.gif

    改进的Wilson自偏置电流镜的电路图如图2中虚线方框中的电路所示。其输出电流Ib的求解与Wilson自偏置电流镜输出电流的求解相同,即用式(1)来表示。但是由于改进的Wilson电流镜采用了嵌套结构,改进后的Wilson电流镜的输出电流PSR是传统Wilson电流镜的gmro倍。可以认为改进的Wilson电流镜的电流基本不随电源电压变化。Wilson的输出电流一般作为运放等电路的偏置电路。由于图1中的电源电压为外部高电源电压,其偏置电压为M3的栅极电压VG3,这个电压会比较高。改进的Wilson电流镜通过Wilson电流镜的嵌套,其偏置电压为M5的栅极电压VG5,VG5比VG3小一个VGS+Vdsat

    图3中的Ifb是通过电流负反馈来保证它基本不会随输出负载而变化。当负载电流ILoad变大时,流过M1和M2的总电流将减少,则反馈电流Ifb将变小,由于Ib基本不变,则流过M3的电流将变大,通过镜像电流镜M3、M4的作用,流过M4的电流也将变大,用来补偿反馈电流Ifb的变化。当负载电流ILoad变小时,其原理相同。Ifb的这个特性使得输出的VDDL基本不会随负载而变化,这个VDDL为LDO的核心模块提供一个稳定的电压源。M1、M2的宽长比之比决定了除了负载外有多少电流用于反馈,M2主要用于泄放多余的电流。假设M4、M3的宽长比之比为k1,M1、M2的宽长比之比为k2。那么Ifb可表示为:

wdz3-gs3-6.gif

    在宽长比以及Ifb确定的情况下,VDDL与Vb成线性关系,可以通过调节Vb得到所需要的电源电压值,但Vb不能太大也不能太小,太小时M1将处于线性区,当Vb太大时,由式(6)可知,VDDL变得很大,违背了降压的初衷。在本设计中,Vb可选择的范围为0.8~1.5 V,当选择0.8 V时,VDDL=1.8 V。

2 稳压电路的仿真结果分析

    该稳压电路采用X-FAB 0.18 μm CMOS工艺,工艺库有两种不同特征尺寸的晶体管分别为0.18 μm与0.35 μm。本文中的稳压电路采用特征尺寸为0.35 μm的晶体管,晶体管的栅源、栅漏能承受3.6 V以下的电压。

    当负载电流ILoad从0 μA逐渐增加到20 μA时,反馈电流Ifb减小。但Ifb基本不随输入电源电压VDDH变化,如图4所示。

wdz3-t4.gif

    由式(4)可知,反馈电流Ifb的变化是负载电流ILoad变化的1/k1。并且,由式(6)可知,Ifb对VDDL影响要经过开方处理,所以VDDL基本不受负载电流ILoad的影响,如图5所示。在电源电压大于3.5 V时,当负载电流ILoad从0 μA逐渐增加到20 μA时,VDDL重合在一起,说明VDDL不随负载电流ILoad变化;同时VDDL在1.8 V左右,说明VDDL不随电源电压VDDH而变化。这个电压可作为LDO或DC-DC稳压器中运放的电源电压,也可以作为数字电路的电源来使用。

wdz3-t5.gif

    该电路的线性调整率如图6所示,当VDDH从4 V跳到5 V时,输出电压VDDL从1.798 5 V跳到1.8 V,线性调整率为1.5 mV/V,跳变电压为2 mV。稳压电路的负载电流为LDO中误差放大器和Bandgap中放大器消耗的电流。正常工作时,负载电流基本不变。所以该稳压电路对负载调整率要求不是很严格。

wdz3-t6.gif

    为了让VDDL的电压值能够适应多种应用场合,可以通过调节Vb来实现这一功能,根据式(6)可知,VDDL随Vb线性变化,其仿真结果如图7所示,当Vb从0.8 V逐渐增加到1.5 V时,VDDL从1.8 V变化到2.5 V。而且可以看出,当输入电源电压大于3.5 V时,VDDL不随VDDH而变化。

wdz3-t7.gif

3 结论

    本文设计了一种宽范围的稳压电路,可以将3.5 V~6 V外部输入的电源电压转换为1.8 V的电源电压。该稳压电路作为电源和偏置电路应用于LDO或DC-DC时,LDO或DC-DC的核心电路可以采用小尺寸的晶体管,从而减少芯片面积,并且可以给模拟模块的设计带来一定便利。

参考文献

[1] 孙毛毛,冯全源.LDO线性稳压器中高性能误差放大器的设计[J].微电子学,2018,38(6):843-846.

[2] 赵双,刘云涛.一种低压差CMOS线性稳压器的设[J].微电子学,2017,47(1):82-86.

[3] 万辉,刘聚川.一种新颖的LDO线性稳压器[J].微电子学,2013,43(3):359-368.

[4] Allen.CMOS集成电路设计[M].西安:西安交通大学出版社,2002.

[5] 拉扎维·毕查得.模拟CMOS集成电路设计[M].北京:电子工业出版社,2002.



作者信息:

周志兴1,2,来强涛1,郭桂良1,姜  宇1,郭江飞1,王成龙3

(1.中国科学院微电子研究所,北京100029;

2.中国科学院大学 电子学院,北京100049;3.中国科学院大学 微电子学院,北京100029)

LDO 线性稳压器 宽范围稳压电路