设计应用

一种高性能脉冲信号处理电路模块

作者:谢鹤龄,金建辉,谢佳明,万 舟
发布日期:2020-01-13
来源:2019年电子技术应用第1期

0 引言

    脉冲信号是一种离散信号,在电力电子技术运用中,可编程器件和一些硬件电路可产生脉冲信号[1]。其中可编程器件一般产生的脉冲信号是正向脉冲,电平相对固定,如DSP和单片机只能处理幅值最大为3.3 V和5 V的正脉冲信号,脉冲宽度和传输延时可通过软件调整但存在局限性,脉冲上下沿时间由产生器件自身特性决定。产生脉冲信号的硬件电路有V/F变换电路、比较放大电路和振荡电路等,这些电路产生的脉冲信号是正负向脉冲不定,电平为非标准电平,脉冲宽度和传输延时固定,脉冲上下沿时间较长且无法控制。脉冲信号质量的好坏在电力电子的运用中是至关重要的因素,脉冲电平、脉冲宽度和脉冲传输延时都影响其实用范围,脉冲上下沿时间长短更是影响效率的重要指标。可编程器件和一般硬件电路产生的脉冲信号直接用于驱动电路控制功率管工作时,往往会给驱动电路和主电路带来许多干扰与损耗,特别是高频脉冲信号[2-5]。因此本文针对可编程器件与普通脉冲信号硬件电路无法同时优化脉冲信号多个重要指标的问题,提出一种高性能脉冲处理电路模块,该模块旨在同时控制脉冲的方向、电平、宽度、上下沿时间和传输延时[6],将接收的脉冲信号与驱动电路匹配。

    国内研究目前并没有同时处理高速脉冲信号多个指标的电路,具体分析关键指标上下沿时间[7],普通的函数发生器产生1 MHz脉冲信号的上下沿时间约80 ns,其他常规信号处理电路产生的1 MHz脉冲信号上下沿时间约60 ns。通过理论分析和开发经验显示,此类高性能脉冲信号处理电路设计和制作难度大,从电路原理设计到元件选择、元件布局和走线工艺的设计,均需采用线性高频电子电路的设计方法和制作工艺,否则成功的可能性很小。计划通过EDA仿真与实验测试,结合电源完整性和电磁兼容性实现高性能脉冲信号处理电路模块[8-9],处理频率高达1 MHz的高速脉冲信号非标准电平转化为标准电平,实现脉宽40%至60%可调,上下沿时间控制在30 ns以内,延时最高达80 ns,提高抗干扰能力[10]。电路达到上述指标,可拓展脉冲信号实用范围,提高灵活性,高质量的脉冲信号提高了驱动电路的可靠性和时效性,从而提高了功率管的开关效率,大大提升主电路的高效性[11]

1 高性能脉冲处理电路设计

    电路总体结构框图如图1所示,该电路由电平转换及脉宽调整电路、脉冲正向整流及上下沿时间控制电路、脉冲信号传输延时调整及抗干扰电路、加固电源电路共四个单元电路组成。高性能脉冲电路原理图如图2所示。

wdz1-t1.gif

wdz1-t2.gif

    如图2(a)所示待处理脉冲信号为uin,电位器RW1和电阻R1构成了简单分压电路[12],通过调节RW1阻值实现脉冲信号电压的初步调节。

    wdz1-gs1.gif

    R2与RW2串联连接,通过调节RW2改变运算放大器反相输入端电压值,再与运算放大器同相端产生的微分信号比较[13],从而实现脉冲信号脉宽大小的调整,同时可通过调节运算放大器U1电源电压实现脉冲信号电压的进一步调节。为满足1 MHz及以上脉冲信号的处理要求,运算放大器U1的增益带宽积是关键参数。

     wdz1-gs2-3.gif

    其中电容C1,电位器RW2,电阻R2、R3,运算放大器U1构成高速可调比较微分电路,电容C2、C3起退耦滤波作用,保证运算放大器U1电源完整性,在处理高频信号时稳定可靠。

    脉冲正向整流及上下沿时间控制电路工作原理如图3所示。当运算放大器U1输出负向脉冲,二极管D1正向导通,二极管D1阴极电压接近0 V,二极管D2和D3不导通,由于电阻R5接模拟地,在电阻R5和二极管D2、D3的阴极输出为0 V;当运算放大器U1输出正向脉冲,二极管D1不导通,二极管D1阴极电压接近脉冲正向幅值,二极管D2和D3导通,在电阻R5和二极管D2、D3的阴极输出接近脉冲正向幅值电压;控制D1的开关速度小于D2和D3,避免其同时开通时增加输出脉冲由低电平向高电平变换所需时间,通过提高D2和D3的开关速度能有效减小脉冲信号上升沿时间;因此二极管D1、D2和D3的开关速度选择尤为重要,选择恰当时能保证输出脉冲信号上下沿延时时间控制在30 ns以内。

wdz1-t3.gif

    脉冲信号传输延时调整及抗干扰电路如图2(b)所示。施密特触发器A具有鉴幅功能,既可以把脉冲信号中的小幅值干扰阻隔,又可以对脉冲信号进行整形,进一步缩短脉冲信号下降沿时间。电容具有滤波功能,可以把信号中的高频杂波滤除,提高脉冲信号的抗干扰性能,同时利用电容C8、C9、C10和C11的充电延时特性结合施密特触发器延时特性实现对脉冲信号的微小延时,调整传输时间,提高与其他信号共同使用时的协调能力。

    wdz1-gs4.gif

    加固电源电路S如图2(c)所示。通过磁珠把模拟地和数字地桥接,利用磁珠高频阻抗高的特点有效阻隔模拟地和数字地之间的干扰,同时减小电源端干扰,使电路在高频状态下工作时稳定可靠。

2 电路仿真与实验测试

2.1 LTspice电路仿真

    LTspice是一个性价比较高的开源EDA软件,本文采用其对整个电路进行原理性实验[14-15]。仿真电路与高性能脉冲处理电路原理图一致,输入脉冲信号uin,频率1 MHz,峰峰值24 V,上下沿时间100 ns,正占空比约50%。输入脉冲信号如图4所示。

wdz1-t4.gif

    电路输入脉冲信号uin通过分压电路之后进入高速可调比较微分电路。高速可调比较微分电路输入端信号如图5所示,其中u+为运算放大器同相端输入信号,u-为运算放大器反相端输入信号。同相端信号u+由电容C1和电阻R3控制。反相端信号u-为电压比较点,由电阻R2和电位器RW2控制,通过调节RW2实时改变电压比较点,进而改变运算放大器输出脉冲的脉宽。高速可调比较微分电路输出信号如图6中u1所示,与输入脉冲信号uin对比脉冲信号u1正占空比明显减少。

wdz1-t5.gif

wdz1-t6.gif

    脉冲正向整流及上下沿时间控制输出信号如图6中uo1所示,由于仿真电路中器件为理想器件,因此D1、D2、D3开关速度对脉冲信号上下沿延时的控制作用无法从仿真波形中呈现,仿真主要体现了对输入脉冲信号的整流作用。

    脉冲信号传输延时调整及抗干扰电路仿真波形图如图6中uo2所示,通过与uo1对比可明显看出uo2相位后移,两者延时约100 ns,波形干净利落,抗干扰能力提高,实现信号的传输延时调整及抑制干扰。

2.2 电路实物与测试结果

    高性能脉冲处理电路模块如图7所示,设计制作的PCB按频率0.6 GHz的高频线性电路设计方法进行高性能脉冲处理电路印制电路板的布局和走线[16];印制电路板按高速信号完整性和电源完整性的布局和布线方法进行布局和走线,有效进行模拟地和数字地的分割与桥接,4层印刷电路板有效减少印制电路板上的分布电感和分布电容,减小其形成的传输延时、脉冲上下沿时间,同时解决高幅值衰减振荡和高频辐射干扰问题,模块中元器件排列紧凑,模块尺寸仅50 mm×50 mm。

wdz1-t7.gif

    对设计制作的电路进行性能测试,使用的仪器包括:YB1731A直流稳压电源,DF1641A函数发生器,UTD7102B示波器,MT-1280数字万用表。

    使用函数发生器产生脉冲信号uin,频率1 MHz,峰峰值24 V,上下沿延时约80 ns,正占空比约50%。输入脉冲信号首先通过电平转换及脉宽调整电路,再通过脉冲正向整流电路,其测试结果如图8所示。图8中示波器CH1通道为电平转换后的脉冲信号,频率1 MHz,峰峰值10 V,上下沿延时间约80 ns,正占空比50.5%。图8中示波器CH2通道为脉宽调整及整流后的脉冲信号,通过调节电位器RW2改变比较微分电路的比较点实现了脉冲信号脉宽实时可调,图8中(a)、(b)、(c)CH2通道测量显示占空比为28.6%、50%、53.1%;运算放大器电源电压为正负5 V,通过正向整流后将脉冲信号电压控制在0至5 V之间,频率保持1 MHz不变。在实际运用中可根据需要改变电容C1,电阻R2、R3以及电位器Rw2从而控制脉冲信号脉宽的可调范围,选取合适的运算放大器及其电源电压控制输出脉冲电压最大值。

wdz1-t8.gif

    通过上下沿延时控制电路,实现上下沿延时的控制,测试结果如图9所示。输入脉冲信号CH1上下沿延时间84 ns,输出脉冲信号CH2上升时间23 ns、下降时间56 ns,频率1 MHz。由测量波形可直观看出脉冲信号上下沿陡度明显提高,上下沿时间缩短。与仿真相比,客观地反应了D1、D2、D3开关速度对电路上下沿时间的影响。

wdz1-t9.gif

    通过脉冲信号传输延时调整及抗干扰电路,实现输入信号与输出信号传输延时可调,进一步缩短下降沿延时,测试结果如图10所示。下降沿时间进一步下降为13 ns,输入脉冲信号与输出脉冲信号延时测量ΔT为110 ns,通过施密特触发器自身延时与调节电容C4、C5、C6、C7的容值改变充电时间,实现控制传输延时时间,同时电容的存在还可抑制高频干扰。

wdz1-t10.gif

    输入脉冲信号与输出脉冲信号主要性能指标对比如表1所示。输入的脉冲信号频率为1 MHz,峰峰值24 V,上下沿时间80 ns,正占空比恒定50%,通过上述电路之后输出的脉冲信号保持高速,频率1 MHz不变,电压转换为标准电平峰峰值4.5 V,脉宽20%至60%可调,上下沿时间大幅减小,上升沿时间23 ns,下降沿时间13 ns,调节传输延时实现与输入信号相差110 ns。

wdz1-b1.gif

3 结论

    本文设计一种高性能脉冲信号处理电路,集成脉冲信号的方向控制、电平转化、脉宽调节、传输延时调整和上下沿时间控制多个功能于一体。通过EDA仿真软件验证了电路原理的正确性,通过实际制作与测量验证电路模块的可靠性。相比预期设计指标,实测指标均有大幅提升,针对1 MHz的高速脉冲信号脉宽调节范围达到20%至60%,上下沿时间控制在25 ns以内,其中下降沿时间低至13 ns,传输延时为20 ns至110 ns。在电力电子运用中,上述指标的脉冲信号是相当高质量的脉冲信号,该脉冲信号提高了抗干扰能力,有效匹配各类功率管驱动电路,提高驱动电路与主电路的可靠性和高效性,同时模块支持高频率的脉冲信号,大大优化驱动电路与主电路的电路结构。该电路脉宽调节范围有待进一步提高,施密特触发器的自身延时使信号存在20 ns的延时。电路在针对2 MHz信号时性能指标虽不及1 MHz但仍有大幅提升,由于篇幅限制未做详细展示。该电路模块脉冲信号处理能力还有很大的提升空间,提高充电电流和选取极间电容更大的二极管能进一步缩短上升沿时间,提高电路效率;镜像正向整流电路可将脉冲信号整流为负脉冲;采用更加精密的运算放大器和精细的电路制作工艺可将脉冲信号频率提高到5 MHz,优化电路整体设计思路;试用范围并不局限于电力电子脉冲信号的处理,还可拓展到传感器脉冲信号处理的范畴。

参考文献

[1] 赵清林,郭娟伟,袁精,等.MOSFET谐振门极驱动电路研究综述[J].电力自动化设备,2018,38(10):66-73,107.

[2] LIU Y F,ZHANG Z,FU J,et al.Discontinuous-current-source drivers for high-frequency power MOSFETs[J].IEEE Transactions on Power Electronics,2010,25(7):1863-1876.

[3] 刘教民,李建文,崔玉龙,等.高频谐振逆变器的功率MOS管驱动电路[J].电工技术学报,2011,26(5):113-118.

[4] 赵清林,陈磊,袁精,等.一种适用于GaN器件的谐振驱动电路[J].电力自动化设备,2019,39(4):114-118.

[5] 樊欣欣,杨连营,陈秀国,等.电力场效应管随机电报信号噪声的检测与分析[J].电子技术应用,2018,44(8):44-46.

[6] 杨檬玮,田帆,单长虹.一种基于可变相位累加器的全数字锁相环[J].电子技术应用,2019,45(8):71-74.

[7] 阎石.数字电子技术基础[M].北京:高等教育出版社,2006.

[8] 李钰峰.高速PCB电源完整性研究[D].北京:北京邮电大学,2012.

[9] Eric Bogatin.信号完整性分析[M].北京:电子工业出版社,2005.

[10] 山崎弘郎.电子电路的抗干扰技术[M].北京:科学出版社,1989.

[11] 董飞驹,邵如平,王达.基于双环控制的LLC变换器性能优化[J].电子技术应用,2018,44(11):154-157,164.

[12] 伍松乐.RC电路的应用[J].现代电子技术,2004,27(14):99-101.

[13] 陈思远,陈孝桢.有源微分电路设计[J].电子器件,2003,26(2):155-158.

[14] KRAMPIT M A,KRAMPIT Y N.Electronic circuit design of power supplies for welding in ltspice iv program[J].Applied Mechanics and Materials,2015,4025.

[15] 哈尔滨工业大学.一种基于LTSPICE软件的MOSFET SPICE模型的建立方法:CN201811015010.7[P].2019-01-11.

[16] MONTROSE M.电磁兼容的印制电路板设计[M].北京:高等教育出版社,2008.



作者信息:

谢鹤龄,金建辉,谢佳明,万  舟

(昆明理工大学 信息工程与自动化学院,云南 昆明650504)

此内容为AET网站原创,未经授权禁止转载。
高性能脉冲 上下沿时间可控 上下沿时间极短 脉冲参数可调