0 引言
随着CMOS制造工艺的不断进步以及新颖电路结构的提出，中等精度(8~10 bit)的SAR ADC已经可以实现数百或数千MS/s的采样率，且其面积较小、功耗较低。NS-SAR ADC将过采样技术和噪声整形技术引入到SAR ADC中，在SAR结构低功耗的基础上大大提高模数转换器的精度，是近年来国内外研究的热点。NS-SAR主要分为两种结构，一种是级联积分器前馈结构，采用FIR和IIR滤波器级联，可以实现较为理想的噪声整形效果[1-2]。2012 年，FREDENBURG J A等人首次将该结构用于传统的SAR ADC，使得一个8 bit的转换器获得了10 bit的精度[3]，但是其电路较为复杂，需要一个由高性能运放构成的积分器。2019年，Zhuang Haoyu等人采用无源积分器的方法大大减小转换器的功耗，通过二阶的噪声整形将一个9 bit转换器的精度提升到了12.7 bit[4]。另一种则是误差反馈结构，其结构相对简单。2018年，Li Shaolan等人采用该种结构实现了NS-SAR ADC，同时动态运放的加入也减小了部分功耗，最终获得了稳定优异的噪声整形效果[5]。同年，杨家琪博士采用双误差反馈通道的方式，有效地提高了转换器的信噪比[6]，但是系统中的四输入动态比较器会引入额外的失调和回踢噪声。
本文详细内容请下载：http://www.chinaaet.com/resource/share/2000003602
作者信息：
王 也1，2，刘力源2，3，吴南健2，3
(1.中国科学技术大学 微电子学院，安徽 合肥230026；
2.中国科学院半导体研究所，北京100083；
3.半导体超晶格国家重点实验室，北京100083)
