设计应用

PCI-Express总线传输效率提升的技术分析

作者：潘金龙，李德建，王于波，冯 曦，董长征，冯文楠
发布日期：2022-05-16
来源：2022年电子技术应用第5期

0 引言

    随着现代处理器技术的飞速发展，使用高速差分总线替代并行总线的应用场景越来越多。与单端信号相比，高速差分信号可以使用更高的时钟频率，使用更少的信号线，完成之前需要很多单端并行数据信号才能达到的总线带宽[1]。如何高效地利用总线带宽，通过何种配置达到最优应用，给设计者带来了挑战。

1 总线概述

    PCI-Express(Peripheral Component Interconnect Express)是一种高速串行计算机扩展总线标准，简称PCIe。PCIe属于高速串行点对点双通道高带宽传输，互联设备之间独立传输，主要有主动电源管理、错误报告、端对端的可靠性传输、热插拔以及服务质量等功能。PCIe是一种分层协议，由传输层、数据链路层和物理层组成[1-3]，层级结构如图1所示[4-5]。PCIe A设备与B设备之间通过发送端与接收端进行互联。




本文详细内容请下载：http://www.chinaaet.com/resource/share/2000004282。




作者信息：

潘金龙，李德建，王于波，冯  曦，董长征，冯文楠

(北京智芯微电子科技有限公司，北京100192)




wd.jpg

此内容为AET网站原创，未经授权禁止转载。
PCI-Expres 传输效率 带宽开销 系统参数

Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2