0 引言
随着微系统技术的快速发展，其设计复杂程度不断提高。基于芯粒（Chiplet）的集成技术作为一种可以延续摩尔定律的解决方案，将传统的系统级芯片划分为多个单功能或多功能组合的“芯粒”，然后在一个封装内通过基板互连成为一个完整的复杂功能芯片[3]。IC裸芯片管脚数目、基板上集成的裸芯片和无源元件越来越多，基板层数、布线密度、传递的信号频率均迅速提升[4]。微系统性能提高使得电源完整性(Power Integrity，PI)和信号完整性（Signal Integrity，SI）问题日益突出，直接影响到性能和工作可靠性。一款微系统设计完成后，为了尽可能确保设计一版成功，版图设计阶段采取有效的控制措施，完整性仿真是必不可少的分析手段。必须提升设计分析技术来保障微系统设计的正确性，实现设计即所得[5]。
完整性分析包括由于互连、电源、器件等引起的所有信号质量及延时等问题，故重在分析无源互连通道、电源分配系统（Power Delivery Network，PDN）、器件性能等优化设计。由于芯片的开关速度提高和芯片功耗增加，在很大的高频瞬态电流需求的情况下需要满足PDN系统的噪声需求，既困难又重要。发送芯片—信号通道—接收芯片是一个系统概念，芯片封装设计需考虑系统级应用的影响[6-7]。封装是芯片与PCB之间信息传递的桥梁，设计出高性价比的封装是一个有挑战性的工作[8]。TSV硅基板和管壳要协同进行PI分析和优化；对于复杂的分部件均需要建模，并需要分析3D堆叠结构中如何更接近实际情况方可达到仿真精度的方法，进行针对性电源直流和交流分析，总结合格判定标准等。
本文详细内容请下载：https://www.chinaaet.com/resource/share/2000005165。
作者信息：
袁金焕，王艳玲，殷丽丽，杨巧
（西安微电子技术研究所，陕西 西安710054）
