设计应用

DDR5仿真精度研究及在内存升级中的应用

作者：黄刚，姜杰，吴均
发布日期：2023-08-25
来源：2023年电子技术应用第8期

0　引言

随着并行领域对数据存储快速响应需求的日益增加，DDR（Double Date Rate SDRAM）的信号速率越来越高， DDR设计难度也越来越大。传统仿真方法仅对DDR的单个信号进行仿真，忽视了并行信号之间串扰的影响；而传统的探针点测方法存在测试精度低、无法测试正反贴布局的DDR芯片、无法测试信号时序等显著缺点，因此，选择合适的仿真工具和测试方法的重要性愈发凸显。本文介绍的DDR仿真及测试方法，克服了传统方法的缺点，可以达到较高的精度。

同时，随着对内存带宽需求的不断提升，作为当前主流的DDR4技术局限性日渐明显，拥有更高带宽和更低功耗的DDR5应用越来越广泛，本文通过具体案例，说明了DDR5信号性能改善的具体方面，同时，通过仿真对比，展示了DDR5在内存方案升级过程中的优势。



本文详细内容请下载：https://www.chinaaet.com/resource/share/2000005476




作者信息：

黄刚，姜杰，吴均

（深圳市一博科技股份有限公司，广东 深圳 518051）

微信图片_20210517164139.jpg

此内容为AET网站原创，未经授权禁止转载。
DDR4 DDR5 SystemSI Interposer DFE

Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2