0 引言
随着信息技术的不断发展，通信系统对数据传输带宽的要求也越来越高。作为系统内部数据交互的桥梁，IO总线是决定整个系统传输带宽和处理性能的关键[1]。
传统的第二代IO总线以PCI和PCI-X总线为代表，其特点是时钟频率较低，数据总线并行传输，在传输速度和硬件成本等方面制约了PCI总线的整体带宽[2]，且由于总线共享，单一外设无法长时间占用总线，进一步限制了总的传输速率[3]。新兴的第三代IO总线PCI Express（PCIe）总线解决了上述问题。PCIe总线采用点到点串行差分结构，所有外设设备通过独立通道实现互联[4]，因此所有外设单独使用总线通道的所有带宽，且各设备间可以并发传输互不影响[5]，因此系统的整体性能得到有效提升，解决了高速数据传输的吞吐量问题。在现代通信领域，PCIe总线的使用前景十分广阔。
本文设计了一种基于PCIe总线架构的高速数据传输系统，考虑到PCIe协议的复杂性，可以使用协议芯片简化设计[6]，本文则使用Xilinx官方提供的软核作为PHY模块实现PCIe链路层协议，同时利用FPGA丰富的逻辑资源和缓存资源设计顶层应用模块，完成PCIe协议包的收发，实现 PCIe板卡的完整协议。最后联合上层软件控制程序和底层驱动构成完整的闭环传输测试系统，为同类型数据传输系统的工程应用提供了设计参考。
本文详细内容请下载：https://www.chinaaet.com/resource/share/2000005811
作者信息：
刘佳宁，单伟，刘金鹏
（中国电子科技集团公司第五十八研究所，江苏 无锡 214035）
