长电科技高深宽比TSV技术获关键突破 面向2.5D/3D先进封装

8月19日消息，长电科技宣布，在高深宽比先进TSV（硅通孔）技术研发领域取得重要进展，已与合作伙伴共同完成样品试制。

该方案面向2.5D/3D先进封装、硅基互连及多维异质异构集成等高端应用，旨在强化公司在微系统集成平台中的关键底层工艺能力，为高算力、高存力芯片提供更完整、灵活的一站式制造支撑。

本次样品试制围绕深硅刻蚀、孔壁绝缘层沉积、阻挡层/种子层沉积及铜填充等核心工艺展开。制备的TSV孔径为1.5微米，深度17微米，深宽比达到11.3:1。

相较于较大孔径结构，1.5微米级小孔径对刻蚀精度、介质层与金属层覆盖均匀性以及无缺陷铜填充提出了极高要求。试制结果充分验证了长电科技在业界领先的小孔径、高深宽比TSV工艺研发与协同验证能力。

在人工智能、高性能计算、高带宽存储等应用快速发展的背景下，GPU、ASIC、HBM及各类功能芯粒之间亟需更高密度、更低损耗、更可靠性的互连方案。

TSV作为硅片内部垂直导电通道，是实现2.5D/3D集成、垂直互连及Chiplet异构集成的底层关键技术。高深宽比TSV的研发涉及多道晶圆级工艺，各环节耦合紧密，技术门槛较高。

此次样品试制成功，进一步拓展了长电科技在晶圆级先进封装和硅基互连领域的技术边界，为打通TSV、再布线及相关晶圆级工艺，构建完整硅中介层制备能力奠定了基础。

对于封测企业而言，掌握面向来料晶圆的TSV制备能力，有助于强化从晶圆级工艺、硅基互连到系统集成的全流程衔接，为不同制程节点、不同功能芯粒和不同系统架构提供更灵活的技术选择。

高深宽比TSV技术可重点赋能两类先进封装方向：一是3D堆叠集成——在下层晶圆或芯片中制备TSV，实现芯片间垂直电气连接。

二是硅中介层及2.5D集成——通过与再布线、微凸点、晶圆级封装等工艺协同，为多芯粒互连及高带宽存储集成提供关键工艺支撑，助力系统级性能与集成度持续提升。

高深宽比TSV试制样品截面图