设计应用

基于FPGA的高速数据并行采集的设计与实现

作者：于淼
发布日期：2026-11-04
来源：集成电路应用

引言

在飞行试验中，可回收式数据采集记录装置可完整记录关键部件的工作参数，是获取试验数据的重要手段。环境恶劣对数据采集速率、采集带宽和数据实时性提出了更高要求。因此，作为多通道高速数据互联的核心技术，高速串行总线需要合理设计组织形式和仲裁规则，以满足实时传输速率的要求。在该领域，曾舒婷团队研发了一套基于Aurora接口的高速数据采集设备，采集速率可达1.25 Gbit/s，支持光口/以太网接口的高效数据回读［1］。

针对高速数据采集的高可靠性需求，本文基于FPGA平台，设计并实现了一款高可靠性、高速数据采集记录的专用采集记录装置，该装置可集成至目标平台，实现五路信号的同步采集，包含两路Aurora光纤数据(单路10 Gbit/s)、两路PCM同步串行数据(10 Mbit/s)及一路千兆以太网图像数据的同步采集、混合编帧、DDR3缓存，并具备通过LVDS链路在100米距离上以不低于500 MB/s速率回读数据的能力。


本文详细内容请下载：

https://www.chinaaet.com/resource/share/2000007328


投稿邮箱：ICAPP@belling.com.cn


作者信息：

于淼

(长治凌燕机械厂，山西长治046011)

此内容为AET网站原创，未经授权禁止转载。
FPGA AURORA DDR3 高速数据并行采集 集成电路应用

Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2