设计应用

基于FPGA的图像压缩编解码系统设计

作者：任 静，李菁菁，刘云飞
发布日期：2020-12-28
来源：2020年电子技术应用第12期

0 引言

    数字化处理后的图像，其所随带的信息量是庞大的，这将严重影响到图像的存储与传输。因此，图像压缩具有重要的现实意义[1-2]。而在实际的工程需求中，由于图像数据量的巨大以及对于处理实时性的要求，如果单纯依靠软件来实现图像的处理往往非常耗时。为此，采用能够并行处理的硬件实现可以大大加快数据处理的速度，且在程序设计时具体更高的灵活性。

    本设计以FPGA开发平台作为整个系统的控制核心，由I2C总线进行实时图像获取，并将它实时转换为RGB格式的图像数据。利用JPEG算法分别对Y、Cb、Cr分量实现编码处理，应用Verilog HDL硬件语言编程，大大加快处理速度。压缩后的数据码流通过RS_232串口传输给PC，最终导入MATLAB中进行解压缩和恢复图像。




本文详细内容请下载：http://www.chinaaet.com/resource/share/2000003266




作者信息：

任  静，李菁菁，刘云飞

(南京林业大学 信息科学技术学院，江苏 南京210037)

此内容为AET网站原创，未经授权禁止转载。
FPGA JPEG压缩算法 RS_232 D5M摄像头

Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2