设计应用

基于PCIe Gen5的低成本Coupon设计

作者：刘 涛，宗艳艳，王乾辉，秦玉倩，田民政，余华国
发布日期：2022-06-09
来源：2022年电子技术应用第6期

0 引言

    互联网技术飞速发展，万物高速互连早已成为不可逆转的发展趋势，为了满足日益增长的数据存储、传输与交换需求，信号速率也正在以前所未有的速度进行升级换代，以服务器系统中代表性的PCIe总线为例，信号经历了从第一代产品的2.5 Gb/s速率，到如今主推的第五代32 Gb/s速率，乃至即将发行的第六代64 Gb/s速率的飞速革新[1]。尽管速率提升可以有力推动数字技术发展，却也带来了一系列的困难和挑战，对于SI工程师来说，如何在高度集成的复杂电子系统中保证高速信号质量，完成信号完整性设计，成为了越来越突出的重难点问题。

    所谓信号完整性设计，就是要对引起高速信号失真的各种因素进行优化，尽量减少信号失真，保证其能准确传递信息。引起信号失真的因素主要包括信号网络之间产生的串扰问题，以及信号自身传输媒介引起的反射和损耗问题[2]。因为传输路径存在等效串联和并联电阻，信号在此媒介中传输时必然会有一定的能量损耗，通常高频分量损耗比低频分量大，导致了信号上升边退化现象，引起符号间干扰(ISI)和眼图塌陷等一系列问题[3]。新一代服务器产品中，PCIe Gen5信号速率高达32 Gb/s，损耗引起的上升边退化问题尤为严重，必须进行优化设计。




本文详细内容请下载：http://www.chinaaet.com/resource/share/2000004433。




作者信息：

刘  涛，宗艳艳，王乾辉，秦玉倩，田民政，余华国

(浪潮电子信息产业股份有限公司，山东 济南250101)




wd.jpg

此内容为AET网站原创，未经授权禁止转载。
PCIe 32Gbs Coupon 相位差 测试验证

Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2