设计应用

一种基于线性规划的全局逃逸布线算法

作者：陈虹1，陈传东1，2，魏榕山1
发布日期：2023-01-13
来源：2023年电子技术应用第1期

0　引言

    印制电路板（Printed Circuit Board，PCB）是集成电路（Integrated Circuit，IC）的载体[1]。随着大规模集成电路和超大规模集成电路的发展，PCB的集成度要求越来越高，现有的电子设计自动化（Electronic Design Automation，EDA）工具已无法满足高密度引脚布线要求，一般与人工布线相结合，布线工作变得耗时且复杂[2]。因此，为了得到更高效的布线结果，EDA自动布线算法成为近几年的研究热点。

    传统意义上，PCB布线分为逃逸布线（Escape Routing）和区域布线（Area Routing）[3]。逃逸布线是指将引脚按要求逃逸到组件边界，其作为PCB布线的关键一环，对电路性能好坏和后期的区域布线起着决定性作用。区域布线是指将不同组件中对应功能的引脚实现互连，合法化的逃逸布线结果为区域布线阶段节省布线空间，并大大提升PCB整体布通率。为实现更高的空间利用率，逃逸布线又可精细化分为有序逃逸布线（Ordered Escape Routing，OER）和无序逃逸布线[4]。




本文详细内容请下载：https://www.chinaaet.com/resource/share/2000005084。




作者信息：

陈虹1，陈传东1，2，魏榕山1

（1.福州大学 物理与信息工程学院，福建 福州 350108；2.福建省光电信息科学与技术实验室，福建 福州 350108）




wd.jpg

此内容为AET网站原创，未经授权禁止转载。
PCB自动布线 有序逃逸 线性规划 拥塞驱动

Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2