设计应用

Voltus Insight AI 在高性能CPU核物理实现上的全流程应用

作者：姜姝1，李峄2，陈俊杰3
发布日期：2025-08-13
来源：电子技术应用

引言

随着高性能计算芯片的集成度呈现指数级增长，晶体管密度已突破每平方毫米数亿门级，为算力提升开辟了全新维度。然而，这种物理尺度的极致压缩与性能的追求，给芯片设计带来了新的挑战。其中，电压降（IR Drop）问题尤为突出——电源分配网络（Power Distribution Network, PDN）的金属线宽持续收窄，通孔电阻随高密度互连呈非线性攀升，叠加高密度逻辑单元在吉赫兹级时钟频率下的同步翻转行为，导致局部电流密度激增，显著加剧了IR Drop风险。当电源电压无法满足晶体管阈值要求时，轻则引发时序偏差与性能降级，重则导致功能失效，成为制约先进工艺芯片可靠性与能效的核心瓶颈 [1-4]。本文基于Cadence实现工具Innovus和 Voltus Insight AI feature，提出了一种针对高性能CPU核的物理实现的全流程电压降优化方案，通过整合AI驱动的IR感知布局（IR-Aware Placement）、电源网络加强（reinforce_pg）及Watch Box修复技术，动态预测电源网格的电流分布热点，对高功耗逻辑单元进行摆放优化，实现IR 热点区域的提前预防和高效修复。


本文详细内容请下载：

https://www.chinaaet.com/resource/share/2000006622


作者信息：

姜姝1，李峄2，陈俊杰3

（1.上海云豹创芯智能科技有限公司，上海 201210；

2.深圳云豹智能有限公司，广东 深圳 518057；

3.西安云豹创芯智能科技有限公司，陕西 西安 710076）


Magazine.Subscription.jpg

此内容为AET网站原创，未经授权禁止转载。
芯片设计 InsightAI IR-Aware IRDrop修复

Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2